Modul 2, Percobaan 1 Kondisi 6

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=don’t care, B6=0

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Pada rangkaian percobaan terdapat J-K flip-flop dan D flip-flop pada rangkaian. Pada J-K flip-flop terdapat 4 kaki input yaitu R, S, J, dan K dan juga terdapat inputan berupa sinyal clock di kaki CLK. Pada kaki R dan S terdapat tanda yang mana akan aktif apabila input logika yang masuk adalah 0, karena kedua kaki tersebut merupakan pada kondisi Aktif-Low dengan kata lain akan tidak aktif apabila input logika yang masuk adalah 1. Dan apabila kaki input tersebut aktif maka kondisi ouput akan dipertahankan oleh kedua kaki tersebut. Apabila kaki R yang aktif, maka kondisi output adalah reset atau Q=0 dan Q'=1. Namun, jika S yang aktif, maka output berkondisi set atau Q=1 dan Q'=0. Apabila R dan S sama-sama tidak aktif. Terdapat 4 kemungkinan kondisi output, yaitu not change (NC), set, reset, dan togel.

Pada kondisi percobaan, input R dan S tidak aktif. Maka, nilai output dipengaruhi oleh input pada J dan K. Apabila J berinput 1 dan K berinput 0, maka output yang dihasilkan yaitu Q=1 dan Q'=0. Kondisi ini disebut juga kondisi set. Sebaliknya jika J berinput 0 dan K berinput 1 maka output akan Q=0 dan Q'=1 dan bisa juga disebut kondisi reset

Selanjutnya pada D flip-flop yaitu dibangun pada dasarnya menggunakan R-S flip-flop. Perbedaannya terdapat pada inputan R. Pada D flip-flop inputan ke R terlebih dahulu diberi gerbang not. 

Pada rangkaian di atas, input CLK dari D flip-flop dihubungkan ke B6 yang bernilai 0, sedangkan D dihubungkan ke B5 yang dapat diabaikan (don't care). Karena kaki input D merupakan gabungan dari dasarnya gabungan dari flip-flop R-S, lalu ketika kaki R dan S tidak aktif, maka kaki input D secara otomatis tidak akan berpengaruh. Untuk pada output, apabila input D=x dan input CLK=0, maka output yang dihasilkan Q=0 dan Q'=1.

5. Link Download [Kembali]

Download Rangkaian Simulasi Klik Disini

Download Video Simulasi Klik Disini

Download HTML Klik Disini 

Download Datasheet 74LS112 Klik Disini

Download Datasheet 7474 Klik Disini

Download Datasheet Switch Klik Disini