2. Alat dan Bahan
[Kembali]
Gambar 2.1 Module D’Lorenzo
Gambar 2.2 Jumper
1. Panel DL 2203C3. Panel DL 2203S
4. Jumper
3. Rangkaian Simulasi [Kembali]
4. Prinsip Kerja Rangkaian
[Kembali]
Pada percobaan rangkaian kali ini yaitu Counter Asyncronous, pada counter ini hanya Flip-Flop yang paling pertama yang terhubung langsung dengan CLK, sedangkan untuk Flip-Flop kedua dan seterusnya mendapatkan inputan CLK-nya dari hasil output Q Flip-Flop sebelumnya dan begitu seterusnya sampai Flip-Flop terakhir. Untuk pada rangkaian ini digunakan 4 buah J-K Flip-Flop yang terhubung seri, dan pada masing-masing Flip-Flop juga terdapat LED output yang terhubung ke masing-masing Flip-Flop. Pada setiap Flip-Flop memiliki kondisi masing-masing pada perubahan outputnya seperti pada Flip-Flop kedua, dimana output akan mengalami perubahan pada saat Falltime CLK yang ke-2, sedangkan untuk Flip-Flop ketiga pada Falltime CLK ke-4 dan begitu kelipatan serta seterusnya. Pada percobaan ini akan ada dimana nanti pada kondisi-kondisi tertentu LED tersebut akan menyala dan ada yang mati, atau hidup bergilir dengan kata lain melakukan counting, baik itu untuk Up counter maupun Down counter tergantung dari hasil output yang dilihat dari hasil percobaan
5. Video Rangkaian [Kembali]
6. Analisa
[Kembali]
PERCOBAAN 1
1. Analisa output percobaan berdasarkan ic yang
digunakan?
Untuk IC yang digunakan pada percobaan ini adalah IC 74LS112 yaitu berupa J-K Flip-Flop yang dimana outputnya berdasarkan IC tersebut adalah perhitungan bilangan biner atau binary counter yang jenis Up Counter (perhitungan maju) dengan 4-bit yang melakukan perhitungan dari 0000-1111 atau jika dalam desimal yaitu 0-15
2. Analisa sinyal output yang dikeluarkan jk flipflop
kedua dan ketiga?
- Untuk inputannya sendiri berasal dari output Q pada Flip-Flop sebelumnya yaitu yang pertama dimana output tersebut menjadi inputan CLK pada Flip-Flop kedua, dan akan terjadi pada outputnya pada saat Falltime CLK, sedangkan inputan R dan S tidak berpengaruh pada ouput karena sedang berada pada kondisi tidak aktif. Dan untuk Output pada Flip-Flop kedua ini mengalami perubahan pada Falltime CLK yang ke-2
- Sedangkan untuk Flip-Flop ketiga untuk kondisinya dasarnya sama dengan Flip-Flop kedua yaitu inputannya berasal dari output Q pada Flip-Flop sebelumnya yaitu Flip-Flop kedua, namun hanya saja perbedaannya terdapat pada outputnya yang dimana akan mengalami perubahan pada saat CLK Falltime ke-4
7. Link Download
[Kembali]
Download Rangkaian Simulasi Klik Disini
Download Video Simulasi Klik Disini
Download HTML Klik Disini
Download Datasheet 74LS112 Klik Disini
Tidak ada komentar:
Posting Komentar